This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE

Patent Number: JP59208756

Publication date: 1984-11-27

Inv nlor(s): AKIYAMA KATSUHIKO; others: 02

Applicant(s):: SONY KK

Application JP19830083188 19830512

Priority Number(s)

IPC Classification: H01L23/12; H01L21/56; H01L23/48

EC Classification:

Equivalents: JP1760995C, JP4047977B

Abstract

wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method substrate is selectively removed by etching.

CONSTITUTION:Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm.. The Fe substrate is removed by etching with FeCl3 an easy and simple method.

Data supplied from the esp@cenet database - 12

9 日本国特許庁 (JP)

①特許出願公開

[®]公開特許公報(A)

昭59-208756

6jlnt. Cl.³ H 01 L 23/12 21/56

識別記号

庁内整理番号 7357—5F 7738—5F 7357—5F 砂公開 昭和59年(1984)11月27日

発明の数 1 審査請求 未請求

(全 5 頁)

②半導体装置のパッケージの製造方法

23/48

②特

₹ \$258—83188

後出

昭58(1983)5月12日

@発 明

者 秋山克彦

東京都品川区北品川6丁目7番

35号ソニー株式会社内

②発 明 者 小野鉄雄

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑦発 明 者 梶山雄次

東京都品川区北品川6丁目7番

35号ソニー株式会社内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

②代 理 人 弁理士 土屋勝

外2名

湖 和 和

1. 强弱の名称

半導体装置のパッケージの製造万法

2. 特許請求の範囲

近択エッナング可能な材料から成る遊板上に半 海体装備を取置し、接続用ワイヤを上記半導体製 健に接続すると共にこの接続用ワイヤの外部関係 部を上記載板の外部電低鉄線部位に接続し、次い で上記載板上において上記半導体装置及び上記接 使用ワイヤを一体に倒脂モールドし、しかる後上 配売板をエッテングは会することを特徴とする半 海体模像のパッケージの製造方法。

3. 発明の評細な収明

並突上の利用分野

本発射は、半導体装置のパッケージの製造方法 に関する。

背景技術とその問題点

従来、プリント 遊板上の突張密度の高いパッケージとして、デップキャリアタイプのパッケージが知られてい る。このパッケージはリードレス

タイプのパッケージで、パッケージの裏面に引き出されているハンダ付け可能な電镀をブリント芸 板の媒体パタンに直接ハンダ付けして接続することにより実質を行うものである。

とのような 従来のプラスチックタイプのチップ キャリアタイプパッケージの 構造を第1 図に示す。 とのパッケージ (I) は、 無 石 製の 電程 (2) が 子 的 形成 されている プリント 基板 (3) 上に 半 等 体 板 豊 を 構成

孙简昭59-208756(2)

するチップ(4)を敬重し、ワイヤボンディング法により上記チップ(4)と上記電運(2)の一端とを Auの細級から成るワイヤ(5)で接続した後、上方より散状のエボキン似脂を属下させて硬化成形することによつて作る。

一方、上述のチンプキャリアタイプバンケージ とは異なるパンケージにテープキャリアタイプバ ンケージがある。このタイプのパンケージは従来 のチンプキャリアタイプバンケージよりもさらに

るととができる。なお上記外部電極部は上記接続 用ワイヤ自体が強ねていてもよいし、上記接続用 ワイヤとは別に設けられかつ上記接続用ワイヤが 変統されているものでもよい。

袋 踹 绑

以下本場別に係る単語体装置のパッケージの製造方法の共活例につき図前を参照しながら散列する。

据2 A 図~原2 D 図は木発明の第 1 契約例による半部年後にのパッケーツの製造方法を説明するための工程図である。以下は 2 A 間から工程値に設明する。

まず切2A気において、減さ35(μ)のFe 類の端板間の上に、減さ1(μ)のAu 版図、減さ 1(μ)のNi Ming 及び以さ3(μ)のAu Ming を 次メンヤして、半次体数位を協成するチップ吸の 級位部間及び外部電板部のIng のそれぞれを上記数 数間の所定のテップ数量部位(11g)及び外部な変 数時間で(11h)(11l)のそれぞれに致ける。第2 A 歯に示す工程終了後の上記差板IIIの平面図を名 小形化できるという利点を有するが、テップが使 脂層によつて完全に使われているため熱放散性が 良好でないこと、テーブを用いているために特殊 な装度が必要である等の欠点を有している。 発明の目的

本発明は、上述の問題にかんがみ、私放散性が 負好でかつ信頼性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 を関の哲學

本発明に係る半等体質値のパッケーツの政治方法は、選択エッチング可能な材料から成る基板上に単体を登録すると共にこの接続用ワイヤを上記中部では整理を上記基板の外部管理接続部位に接続し、次ので上記基板上において上記半導体を置及び上記後、記憶・記をエッチング除去し、無数数性がある。とのようにすることによっても動いに対応で、信便かつ安価な方法によって自動的に対応

3 図に示す。次に第2 B 図において、上記チップ 政健部頃にチップ吗を数壁した後、ワイヤポンデ イング法によつてとのチップ吗と上記外部運 低する。次に第2 C 図において、第2 B 図の よする。次に第2 C 図において、第2 B 図の まする。次に第2 C 図において、第2 B 図の を表する。次に第2 C 図において、第2 B 図の を表する。次に を表する。なお本実施例に おいては、上記街盾モールド暦 図の厚さ 1 を 1 とした。

次に就 2 C 図において、 Fe のみを選択的にエッチングするが樹脂モールド層の及び Au 層 C2 はエッチングしないエッチング 級、例えば塩化第二鉄(FeCt)) 常液を用いて、 芸板 CD の裏面 (11 a) 供からスプレーエッチングすることにより、上記 選板 CD を除去して、 第 2 D 図に示すリードレスタイプのパッケージ CD を完成させる。上記エッチングによつて第出された Au 層 C2 の下面のうち外部

排章称59-208756(3)

上述のようにして完成されたパンケージの1をプリント基板上に実装する場合には、第2D的に示す上記外部電極面 (12b) (12c) をプリント要板上の呼ばパタンに直接パンダ付けして接続すればよい。

上述のは1 実施例の熱放散面(12a)は、その動作時においてチップIISから発生する熱の放散面となつている。金属の熱伝導度は非常に高いので、チップISから発生する熱は金属製のチップ設置即のを外方に向かつて迅速に使れて、熱放散面(12a)から放散されることによつて効果的に除去される。しかし、より効果的にチップISの発生剤を除去するためには、広い表面数を有する放然フィンの一部を上記熱放散面(12a)に押し当てて空冷により熱を放散させるのが好ましい。

上述の新 1 突旋例のパッケージのは # 2 A 図〜 # 2 D 図に示すような簡単な工程によつて作ると

光成させることができる。このように上記のエッナングによつてナップ数型部級及び外部でを使いのでいた。 では、 ののののので、 でれらの的分に使所が回り込んで突出の(20a)~(201)が成される。 では、 のののので、 では、 のののので、 では、 ののので、 では、 のので、 では、 のので、 では、 のので、 では、 のので、 とれらので、 とれる では、 のので、 とれらので、 ののチップを では、 ののチップを できるという 利点 ものる。 で、 これらのチップを できるという 利点 ものる。 で、 これらのチップを できるという 利点 ものる。

終 5 人因~第 5 C 函は本発明の第 2 実施例による学導体表別のパンケージの型連方法を説明するための工程図である。以下第 5 人 図から工程原に表明する。

、生ず35 A 図において、厚さ35(#)の Cu

なお上述の第1実施例において、48.2 A 図に示す場合と同様にチップ軟質部組及び外部電極部の108を設けた後に、岩板のの上面を気述の FeCts 格 後を用いて 値かにエッチングすることにより、 48.4 A 図に示すようにチップ軟置部組及び外部電板部の108の下部の岩板のにアンダーカット 部 (11a) ~ (11f) を形成し、次に第28図~第2D 図と同様な方法によつて第48 図に示すパッケージのを

製の差板側の上面に公知のフォトレジストを造布 した妖に所足のパターンニングを行う。 次いで Cu のみを退択的にエッテングするエンテングな、例 えば既述の FeCt, 路骸を用いて上記器板側の表面 を低かにエッチングすることによつて、上記書板 □の表面にテップ収置部位 (11g)及び外部電気接 战 附位 (11h) (11l) をそれぞれ形成する。上記フ オトレジストを除去した苷に第5B図において、 第 1 実施例と同様に、上記テップ歌優部位 (11g) にハンダ居辺を介してナップOSを敦重した後、ワ イヤポンデインダ法によつてCのテップGSと上記 外部発展投設部位 (11h) (11l) とをそれぞれ Ag の 細醇から成るワイヤ19で放映する。なお本典類例 においては、徒述の理由により、第1実施例で用 いたワイヤよりも狂の大きいワイヤを用いた。久 になり突角例と同様に樹脂モールド層のを上記器 板UD上に形成する。次に上記蓋板ODで乗り実施例 と同様な方法でエッチング終去してパッケージuo を発成させる。上記エンテングにより延出された ワイヤロの推開が外部電視部のほとなり、またハ

ング形のの下面が熱放散面(23m)となる。

上述のようにして完成されたパッケージのをアリント語版上に実践する場合には、第1実施例と 関係に、 3.5 C 図に示す上記外部電積部の図をアリント遊び上の群体パタンに直接ハンダ付けして 後続すればよい。 このことから明らかなように、 本映版例においてはワイヤ目の強部をそのまま外 部位機部のほとして用いるために、ワイヤ四の経 を改述のように大きくするのが好ましい。なお飲 放飲血 (23a) の 機能は終1実施例と同様である。

上述のの2 実施例のパッケージ以は、無1実施例のパッケージ四と異なつで、フォトレジスト工程及びエッテング工程によつで基板のに設けられた外部単便接続部位(11b)(111)にワイナ母を進後を続するようにしているので、第1実施例のパッケージ四における Au 層位204及び下に 超時を形成する必要がない。上記のフォトレジスト工程及びエッチング工程は取1 実施例のパッケージ四で用いたメッキ工程よりもさらに簡便である。またこれらのフォトレジスト工程及びニッチング工程

脳を用いることも可能である。この場合には既述のエッチング成としては、ヒドラジンとエチレンジアミンとの非合統を用いればよい。

発明の効果

All productions of the second

本説明に係る半導体装配のパンケージの製造方法によれば、その動作時において半端体接置から 発化する然の拡放性が良好でありかつ信頼性が高い小形のパンケージを、確めて無便かつ安価な方。 法によつて自治的に製造することができる。

4. 認施の簡単な説明

本1 図は従来のブラステックタイプのチップキャリアクイブパッケージの構造を示す質値図、単2 A 図~4 2 D 図は本発明の第1 実施例による牛均体状質のパッケージの設置方法を規明するための工程図、統3 図は上配は2 A 図及び減4 B 図は上配の次及の平面図、第4 A 図及び減4 B 図は上配のより、数を何の変形例を示す上配減2 A 図~4 2 D 図と同様な図、ボ5 A 図~4 5 C 図は本発明の状とのに必かる。

を用いることにより、Au 等の貴金賞を用いる 必要がなくなるという利点がある。

上述の第1契施例及び第2実施例においては、 1 個のチンプをチング設置部になるになるというできるというでは、 があるとというできるという方のは、 は、 例多数に関いては、 のチングを観問を表している。 のチング数値である。 のチングを観問を表している。 のチングを観問を表している。 のチングを表している。 のチングを表している。 のチングを表している。 のチングを表している。 をにより、 できるというできるというが点がある。 パンケージを作ることができるという対点がある。

なお図面に用いた符号において、

(1)2)22224...... パッケージ

(4)X(5) · · · · · チップ

(5)CY 71+

00 …… *** ** 数板


(11b)(11i) ···· 外部抵征接收部位


07028 外和权程能


である。


特別報59-208756(5)


第2D图














第3日




第 5 A 🖾











第 5 C 図

